FPGA xilinx vivado 差動ペアからクロックを取りだす方法
完全自分用のページですので、質問とか来ても答えれないです環境FPGA ALINX_AX7103vivado 2024.1コードサンプルコード文字化けしててよくわからなかったから下に日本語にしたやつ投下`timescale 1ns / 1ps...
FPGA
サーバー
サーバー
日記
ガジェット
Proxmox
ガジェット
備考録